# 什么是摩尔定律

摩尔定律是由英特尔(Intel)创始人之一戈登・摩尔(Gordon Moore)提出来的。其内容为:当价格不变时,集成电路上可容纳的晶体管数目,约每隔 18 个月便会增加一倍,性能也将提升一倍。换言之,每一美元所能买到的电脑性能,将每隔 18 个月翻两倍以上。这一定律揭示了信息技术进步的速度。

# 摩尔定律概述

摩尔定律是指 IC 上可容纳的晶体管数目,约每隔 18 个月便会增加一倍,性能也将提升一倍。摩尔定律是由英特尔(Intel)名誉董事长戈登・摩尔(Gordon Moore)经过长期观察发现得之。

计算机第一定律 —— 摩尔定律 Moore 定律 1965 年,戈登・摩尔(Gordon Moore)准备一个关于计算机存储器发展趋势的报告。他整理了一份观察资料。在他开始绘制数据时,发现了一个惊人的趋势。每个新芯片大体上包含其前任两倍的容量,每个芯片的产生都是在前一个芯片产生后的 18-24 个月内。如果这个趋势继续的话,计算能力相对于时间周期将呈指数式的上升。Moore 的观察资料,就是现在所谓的 Moore 定律,所阐述的趋势一直延续至今,且仍不同寻常地准确。人们还发现这不光适用于对存储器芯片的描述,也精确地说明了处理机能力和磁盘驱动器存储容量的发展。该定律成为许多工业对于性能预测的基础。在 26 年的时间里,芯片上的晶体管数量增加了 3200 多倍,从 1971 年推出的第一款 4004 的 2300 个增加到奔腾 II 处理器的 750 万个。

由于高纯硅的独特性,集成度越高,晶体管的价格越便宜,这样也就引出了摩尔定律的经济学效益,在 20 世纪 60 年代初,一个晶体管要 10 美元左右,但随着晶体管越来越小,直小到一根头发丝上可以放 1000 个晶体管时,每个晶体管的价格只有千分之一美分。据有关统计,按运算 10 万次乘法的价格算,IBM704 电脑为 1 美元,IBM709 降到 20 美分,而 60 年代中期 IBM 耗资 50 亿研制的 IBM360 系统电脑已变为 3.5 美分。

后来人们对它进行归纳,主要有以下三种 “版本”:

  1. 集成电路芯片上所集成的电路的数目,每隔 18 个月就翻一番。
  2. 微处理器的性能每隔 18 个月提高一倍,而价格下降一倍。
  3. 用一个美元所能买到的电脑性能,每隔 18 个月翻两番。

以上几种说法中,以第一种说法最为普遍,第二、三两种说法涉及到价格因素,其实质是一样的。三种说法虽然各有千秋,但在一点上是共同的,即 “翻番” 的周期都是 18 个月,至于 “翻一番”(或两番)的是 " 集成电路芯片上所集成的电路的数目”,是整个 “计算机的性能”,还是 “一个美元所能买到的性能” 就见仁见智了。

# 摩尔定律历程

# 摩尔定律产生

“摩尔定律” 的始作俑者是戈顿・摩尔,大名鼎鼎的芯片制造厂商 Intel 公司的创始人之一。20 世纪 50 年代末至用年代初半导体制造工业的高速发展,导致了 “摩尔定律” 的出台。

早在 1959 年,美国著名半导体厂商仙童公司首先推出了平面型晶体管,紧接着于 1961 年又推出了平面型集成电路。这种平面型制造工艺是在研磨得很平的硅片上,采用一种所谓 "光刻" 技术来形成半导体电路的元器件,如二极管、三极管、电阻和电容等。只要 “光刻” 的精度不断提高,元器件的密度也会相应提高,从而具有极大的发展潜力。因此平面工艺被认为是 “整个半导体工业键”,也是摩尔定律问世的技术基础。

1965 年 4 月 19 日,时任仙童半导体公司研究开发实验室主任的摩尔应邀为《电子学》杂志 35 周年专刊写了一篇观察评论报告,题目是:“让集成电路填满更多的元件”。摩尔应这家杂志的要求对未来十年间半导体元件工业的发展趋势作出预言。据他推算,到 1975 年,在面积仅为四分之一平方英寸的单块硅芯片上,将有可能密集 65000 个元件。他是根据器件的复杂性(电路密度提高而价格降低)和时间之间的线性关系作出这一推断的,他的原话是这样说的:“最低元件价格下的理杂性每年大约增加一倍。可以确信,短期内这一增长率会继续保持。即便不是有所加快的话。而在更长时期内的增长率应是略有波动,尽管役有充分的理由来证明,这一增长率至少在未来十年内几乎维持为一个常数。” 这就是后来被人称为 “摩尔定律” 的最初原型。

# 摩尔定律修改

1975 年,摩尔在国际电信联盟 IEEE 的学术年会上提交了一篇论文,根据当时的实际情况,对 “密度每年回一番” 的增长率进行了重新审定和修正。按照摩尔本人 1997 年 9 月接受(科学的美国人)一名编辑采访时的说法,他当年是把 “每年翻一番” 改为 “每两年国一番”,并声明他从来没有说过 “每 18 个月翻一番”。

然而,据网上有的媒体透露,就在摩尔本人的论文发表后不久,有人将其预言修改成 “半导体集成电路的密度或容量每 18 个月翻一番,或每三年增长 4 倍”,有人甚至列出了如下的数学公式:(每芯片的电路增长倍数)= 2(年份 - 1975)/ 1.5。这一说法后来成为许多人的 “共识”,流传至今。摩尔本人的声音,无论是最初的 “每一年翻一番” 还是后来修正的 “每两年翻一番” 反而被淹没了,如今已鲜有人知。

历史竟和人们开了个不大不小的玩笑:原来目前广为流传的 "摩尔定律" 并非摩尔本人的说法!

# 摩尔定律的验证

摩尔定律到底准不准?让我们先来看几个具体的数据。1975 年,在一种新出现的电荷前荷器件存储器芯片中,的的确确含有将近 65000 个元件,与十年前摩尔的预言的确惊人地一致!另据 Intel 公司公布的统计结果,单个芯片上的晶体管数目,从 1971 年 4004 处理器上的 2300 个,增长到 1997 年 Pentium II 处理器上的 7.5 百万个,26 年内增加了 3200 倍。我们不妨对此进行一个简单的验证:如果按摩尔本人 “每两年翻一番” 的预测,26 年中应包括 13 个翻番周期,每经过一个周期,芯片上集成的元件数应提高 2n 倍(0 ≤ n ≤ 12),因此到第 13 个周期即 26 年后元件数应提高了 212 = 4096 倍,作为一种发展趋势的预测,这与实际的增长倍数 3200 倍可以算是相当接近了。如果以其他人所说的 18 个月为翻番周期,则二者相去甚远。可见从长远来看,还是摩尔本人的说法更加接近实际。

也有人从个人计算机(PC)的三大要素 —— 微处理器芯片、半导体存储器和系统软件来考察摩尔定律的正确性。微处理器方面,从 1979 年的 8086 和 8088,到 1982 年的 80286,1985 年的 80386,1989 年的 80486,1993 年的 Pentium,1996 年的 Pentium Pro,1997 年的 Pentium II,功能越来越强,价格越来越低,每一次更新换代都是摩尔定律的直接结果。与此同时 PC 机的内存储器容量由最早的 480K 扩大到 8M、16M,与摩尔定律更为吻合。系统软件方面,早期的计算机由于存储容量的限制,系统软件的规模和功能受到很大限制,随着内存容量按照摩尔定律的速度呈指数增长,系统软件不再局限于狭小的空间,其所包含的程序代码的行数也剧增:Basic 的源代码在 1975 年只有 4,000 行,20 年后发展到大约 50 万行。微软的文字处理软件 Word,1982 年的第一版含有 27,000 行代码,20 年后增加到大约 200 万行。有人将其发展速度绘制一条曲线后发现,软件的规模和复杂性的增长速度甚至超过了摩尔定律。系统软件的发展反过来又提高了对处理器和存储芯片的需求,从而刺激了集成电路的更快发展。

这里需要特别指出的是,摩尔定律并非数学、物理定律,而是对发展趋势的一种分析预测。因此,无论是它的文字表述还是定量计算,都应当容许一定的宽裕度。从这个意义上看,摩尔的预言实在是相当准确而又难能可贵的了,所以才会得到业界人士的公认,并产生巨大的反响。

# 摩尔定律的变种

摩尔定律的响亮名声,令许多人竞相仿效它的表达方式,从而派生、繁衍出多种版本的 “摩尔定律”,其中如:

摩尔第二定律:摩尔定律提出 30 年来,集成电路芯片的性能的确得到了大幅度的提高;但另一方面,Intel 高层人士开始注意到芯片生产厂的成本也在相应提高。1995 年,Intel 董事会主席罗伯特・诺伊斯预见到摩尔定律将受到经济因素的制约。同年,摩尔在《经济学家》杂志上撰文写道:“现在令我感到最为担心的是成本的增加,… 这是另一条指数曲线。” 他的这一说法被人称为摩尔第二定律。

新摩尔定律:近年来,国内 IT 专业媒体上又出现了 “新摩尔定律” 的提法,则指的是我国 Internet 联网主机数和上网用户人数的递增速度,大约每半年就翻一番!而且专家们预言,这一趋势在未来若干年内仍将保持下去。

# 摩尔定律的终结

摩尔定律问世至今已近 40 年了。人们不无惊奇地看到半导体芯片制造工艺水平以一种令人目眩的速度提高。目前,Intel 的微处理器达芯片 Pentium 4 的主频已高 2G(即 12000M),2011 年则要推出含有 10 亿个晶体管、每秒可执行 1 千亿条指令的芯片。人们不禁要问:这种令人难以置信的发展速度会无止境地持续下去吗?不需要复杂的逻辑推理就可以知道:芯片上元件的几何尺寸总不可能无限制地缩小下去,这就意味着,总有一天,芯片单位面积上可集成的元件数量会达到极限。问题只是这一极限是多少,以及何时达到这一极限。业界已有专家预计,芯片性能的增长速度将在今后几年趋缓。一般认为,摩尔定律能再适用 10 年左右。其制约的因素一是技术,二是经济。

从技术的角度看,随着硅片上线路密度的增加,其复杂性和差错率也将呈指数增长,同时也使全面而彻底的芯片测试几乎成为不可能。一旦芯片上线条的宽度达到纳米(10-9 米)数量级时,相当于只有几个分子的大小,这种情况下材料的物理、化学性能将发生质的变化,致使采用现行工艺的半导体器件不能正常工作,摩尔定律也就要走到它的尽头了。

从经济的角度看,正如上述摩尔第二定律所述,目前是 20-30 亿美元建一座芯片厂,线条尺寸缩小到 0.1 微米时将猛增至 100 亿美元,比一座核电站投资还大。由于花不起这笔钱,迫使越来越多的公司退出了芯片行业。看来摩尔定律要再维持十年的寿命,也决非易事。

然而,也有人从不同的角度来看问题。美国一家名叫 CyberCash 公司的总裁兼 CEO 丹・林启说,“摩尔定律是关于人类创造力的定律,而不是物理学定律”。持类似观点的人也认为,摩尔定律实际上是关于人类信念的定律,当人们相信某件事情一定能做到时,就会努力去实现它。摩尔当初提出他的观察报告时,他实际上是给了人们一种信念,使大家相信他预言的发展趋势一定会持续。

# 摩尔定律的制约因素

物理效应、功耗和经济效益成集成电路工艺发展瓶颈。集成电路性能、功耗及制造成本是评判摩尔定律是否有效的重要的标准。目前主流芯片厂商的产品已经进入到 10nm 以内,遵循以往的技术路径,即按比例不断缩小器件尺寸已无法实现摩尔定律。

从物理角度来看,集成电路尺寸已进入到介观尺寸范围内,各种物理效应都会成为集成电路发展的阻力,如杂质涨落、量子隧穿等。介观物理和基于量子化的处理方法是应对这些物理效应的有效手段,但目前这些前沿技术还无法应用到量产中。

时钟频率是评估芯片性能的重要指标,频率越高,芯片性能越强,但时钟频率提高意味着功耗随之上升。目前每一工艺节点的演进会使芯片时间频率有 20% 的提升,而功耗也以一定的幅度在增加。若保持功耗不变,即使将工艺节点不断缩小,时钟频率也得不到提升,甚至在某一节点开始下降。散热问题是功耗上升后所要面临的一大难题,直接关系到芯片的可靠性和寿命,在工艺节点不断缩小的情况下,探索功耗和性能的平衡点,保证芯片在合理的工作温度运行,考验着各大厂商。功耗成为另外一个制约集成电路发展的因素。

所有工艺和技术的最终落脚点都是利润。从成本的角度来看,20nm 成为加工成本的一个分水岭。在 20nm 以前的技术节点,加工成本都有一定的下降。但从 20nm 开始,加工成本下降的趋势被打破,开始显著上升。成本的增加挤压厂商的利润,在一定程度上限制研发的投入,研发速度将有所放缓。

物理效应、功耗和经济效益是现阶段制约摩尔定律演进的关键因素,当前需要重新探索集成电路的发展规律和路径。

# 如何再续摩尔定律

新理论和新技术推动产业步入后摩尔时代。目前业界认为集成电路产业发展已经进入到后摩尔时代。身处后摩尔时代,厂商必须突破原有的研发路径,利用新理论和新技术来培育新的增长动力,性能与功耗的比值将成为评判技术和产品的重要指标。业界已提出后摩尔时代产业发展的四种路径,即延续摩尔(More Moore)、扩展摩尔(More than Moore)、超越摩尔(Beyond Moore)和丰富摩尔(Much Moore)。

# 延续摩尔(More Moore)

结构优化和工艺微缩,共同助力延续摩尔。延续摩尔基本思路是从经典 CMOS 转向非经典 CMOS,半节距按比例减小,采用非经典器件结构等,从结构的设计及布局来实现产品的微缩,其本质是通过采用新的器件的结构和布局来实现芯片的设计和加工。系统芯片(SoC)是高度集成的芯片产品,是延续摩尔的一个重要应用。这类芯片是从设计的角度出发,是将系统各组件高度集成到一块芯片上。组件的尺寸决定着相同面积上的芯片可以集成器件数量,工艺微缩表现为随着工艺能力的提高,器件尺寸越小。因而,工艺微缩对于系统芯片影响较为显著。设计端在使用更合理的结构的同时,更小尺寸的器件将会加大其可操作的空间。系统芯片与其他类型芯片相比,其集成度更高,速度更快。这优势源于其从设计出发,实现从需求到产品的过程,因而更具有针对性。系统芯片是延续摩尔这一发展方向上较为突出的亮点,也是摩尔定律得以延续的一大佐证。

外企引领高水平,国产产品有望追赶。目前市场上利用延续摩尔思路发展的产品有 CPU、内存、逻辑器件等,这些产品占整个市场份额的 50%。从各大厂商所公布的数据来看,台积电和三星两家公司已具备 7nm 芯片量产的能力,这两家公司在 2018 年晶圆代工全球市场份额分别为 54.39% 和 14.40%。而国内龙头中芯国际在今年早前宣布实现 14nm 工艺量产。目前国内工艺技术还有待提高,同时国外龙头面临产业瓶颈导致研发周期加长,也给国内厂商提供了追赶国际先进水平的窗口期。

# 扩展摩尔(More than Moore)

技术优势和市场决定扩展摩尔价值。与延续摩尔所采用的方式不同,扩展摩尔的本质是将不同功能的芯片和元件组装拼接在一起封装。其创新点在于封装技术,在满足需求的情况下,可快速和有效的实现芯片功能,具有设计难度低、制造便捷和成本低等优势。这一发展方向使得芯片发展从一味追求功耗下降及性能转向更加务实的满足市场需求。这方面的产品包括了 模拟 / RF 器件、无源器件、电源管理器件等,占集成电路市场约 50% 份额。

系统级封装(SiP)优势凸显。系统级封装在扩展摩尔的思路上技术较为成熟且具备量产条件。系统级封装可以将一个系统或子系统集成在一个封装内,应用此技术可突破 PCB 自身不足带来系统性能的瓶颈,能最大限度实现各子芯片之间互联互通,充分发挥各芯片和器件的作用。引线键合封装工艺和倒装焊工艺是实现封装两种可互相替代的关键性工艺,现被各大厂商广泛应用,其对于系统级封装起到至关重要的作用。

3D 封装成系统级封装亮点。3D 封装技术是把不同功能的芯片或结构,通过堆叠技术或过孔互连等微机械加工技术,使其在 Z 轴方向上形成立体集成和信号连通的技术。从系统级封装的传统意义上来讲,因为在 Z 轴上有了功能和信号的延伸,所以凡是有芯片堆叠的都可以称之为 3D。3D 封装运用到的技术有封装堆叠(PoP)、芯片堆叠(SDP)、硅通孔技术(TSV)及硅基板技术。其中硅通孔技术是 3D 封装技术的关键,也是当前技术先进性最高的封装互连技术之一。3D 封装具有四大优势:可缩短尺寸、减轻重量达 40-50 倍;在能耗不增加的情况下,运转的速度更快;寄生性电容和电感得以降低;更有效的利用硅片的有效区域,与 2D 相比 3D 效率超过 100%。3D 封装虽然优点突出,但其有一个弱点是各大厂商都需要攻克的难题,即功率密度随电路密度提升而提升,解决散热问题是 3D 封装技术的关键。

技术决定市场份额,台积电、英特尔将独占鳌头。SoIC 是台积电推出的一种创新的多芯片堆叠技术,是一种晶圆对晶圆的键合技术,本质是一种 3DIC 制程技术。SoIC 是基于台积电的 CoWoS(Chip >)与多晶圆堆叠(WoW)封装技术开发的新一代创新封装技术。SoIC 解决方案将不同尺寸、制程技术及材料的裸晶堆叠在一起。相较于传统使用微凸块的三维积体电路解决方案,台积电的 SoIC 的凸块密度与速度高出数倍,同时大幅减少功耗。英特尔则推出 Foveros 有源内插器技术,其 3D 封装将内插器作为设计的一部分,这种设计是超越自身 EMIB 设计的一步,适用于小型实现或具有极高内存带宽要求的实现。内插器包含将电源和数据传送到顶部芯片所需的通硅孔和走线,但它也承载平台的 PCH 或 IO。实际上,它是一个完全工作的 PCH,但是有通孔,允许芯片连接在顶部。通过为每种情况下的工作选择最佳晶体管,在正确的封装下组合在一起,从而获得最佳的优化效果。

# 超越摩尔(Beyond Moore)

自组装器件是超越摩尔领域取得突破的关键。在集成电路目前的架构中,信息的传递和处理都是以电子作为基本单元。从信息传递的角度来看,单个电子是不能传递信息的,多电子组合才能携带信息。与此同时,信号在传递过程中还会存在能量消耗并产生热量。若寻找到其他基本单元自身可以携带信息或者信息传递过程中不会消耗能量,将会降低功耗并提升性能,打破现在所面临的发展瓶颈问题,这类研究则属于超越摩尔。目前越越摩尔方向主要处在研究阶段,量子器件、自旋器件、磁通量器件、碳纳米管或纳米线器件等能够实现自组装的器件是超越摩尔方向研究的热点。

# 丰富摩尔(Much Moore)

在微纳电子学、物理学、数学、化学、生物学、计算机技术等领域高度交叉和融合的背景下,集成电路理论和技术加速创新突破。在这些理论和技术的指导下,对集成电路的理解可能进入到另外一个维度,在制作工艺和产品上实现质的飞跃。这一方面的发展需要相关学科理论的突破才能传导到集成电路行业,因而现阶段在丰富摩尔发展方向上还未能取得有效的进展。

更新于

请我喝[茶]~( ̄▽ ̄)~*

Rudy Lo 微信支付

微信支付

Rudy Lo 支付宝

支付宝

Rudy Lo 贝宝

贝宝